Design sommatore a basso consumo energetico per VLSI. This item is unavailable.Design sommatore a basso consumo energetico per VLSI

Questo libro propone un sommatore approssimato efficiente dal punto di vista energetico che fornisce un'addizione a basso consumo e ad alte prestazioni senza gravi degradi qualitativi. L'addizionatore proposto introduce una logica approssimata efficiente dal punto di vista dell'area che viene utilizzata per aggiungere i bit meno significativi dell'addizionatore. L'efficacia dell'addizionatore viene analizzata rispetto ai ben noti addizionatori accurati e approssimati mediante l'implementazione su Tanner e MATLABT La sfida principale nella moderna tecnologia VLSI è l'efficienza energetica dovuta all'aumento delle funzionalità su un singolo chip. L'efficienza energetica può essere raggiunta progettando i circuiti in modo impreciso per uno specifico dominio di applicazioni, note come applicazioni a tolleranza di errore. Il presente lavoro propone un'architettura di adder efficiente dal punto di vista energetico che consente di ottenere un enorme miglioramento delle prestazioni sia in termini di potenza che di velocità.L'efficacia dell'adder proposto viene valutata implementando l'architettura adder proposta e quella esistente su MATLAB per valutare le metriche di errore e su Tanner per valutare le metriche di progettazione. I risultati della simulazione mostrano che l'adder proposto riduce significativamente la potenza, l'area e il ritardo a fronte di una piccola perdita di precisione.