Build your digital building blocks--digital circuits and logic design (Verilog Hdlvivado Edition) (College e-mail(Chinese Edition)

TANG YONG MING . ZHANG SHENG QING DENG ZHU

ISBN 10: 7302466629 / ISBN 13: 9787302466628

About this Item

Language:Chinese.Paperback. Pub Date: 2017-05-01 Pages: $number Publisher: Tsinghua University Publishing house This book systematically discusses the theory. method and practice technology of digital circuit and logic design. The whole book is based on VERILOGHDL and Vivado development environment. a total of 18 chapters. detailed introduction of the following: logical design and Vivado Foundation. Boolean algebra and V .

Seller Inventory # DP052405

Bibliographic Details

• Title: Build your digital building blocks--digital circuits and logic design (Verilog Hdlvivado Edition) (College e-mail(Chinese Edition)
• ISBN 10: 7302466629
• ISBN 13: 9787302466628
• Binding: paperback
• Condition: New

About this title

Synopsis

本书系统论述了数字电路与逻辑设计的理论、方法与实践技术。全书基于VerilogHDL与Vivado开发环境，共18章，详尽介绍了如下内容：逻辑设计与Vivado基础、布尔代数与VerilogHDL基础、组合逻辑电路设计基础、时序逻辑电路设计基础、有限状态机设计基础、逻辑设计工程技术基础、Vivado数字积木流程、串行通信接口控制器、RAM接口控制器、字符点阵显示模块接口控制器、VGA接口控制器、数字图像采集、数字逻辑系统设计案例、单周期CPU设计案例、数字信号处理设计案例（FIR）、数字图像处理设计案例、大学生FPGA设计案例以及Xilinx资源导读。为便于教师和广大读者学习与动手实践，本书配套提供了教学课件、教学视频及程序代码等教学资源。本书适合作为普通高等院校电子信息类、电气信息类、自动化类专业的本科生教材，也可作为相关专业研究生参考教材，并适合作为电子与电气工程技术领域的科研工程技术人员的参考用书。本教材严格参照教育部高等学校电子电气基础课程教学指导分委员会制订的《电子电气基础课程教学基本要求》编写。全书注重激发学生的学习兴趣，突出模块化编程思想并详细介绍了IP设计、封装和调用方法；对于常用逻辑模块及逻辑系统案例的选取，采取由浅入深的方式，设计过程和例程尽量详细，可以直接动手实验。全书融合了东南大学电子科学与工程学院"数字系统"课程的丰富教学经验，吸收了东南大学多年参与PLD竞赛的经验，并充分考虑产业界对电子信息类专业人才培养的具体需求，是一本真正意义上产学深度合作的教材。教学资源：(1)教学课件配书教案（PPT）可到清华大学出版社网站本书页面下载。(2)设计平台采用科研和教学中应用*广泛的XilinxArtix-7器件和Vivado工具。(3)程序代码配书源程序在Github开源，并保持更新。(4)教学视频配书教学视频及实验操作视频可到OpenHW网站获取。*部分逻辑设计基础第1章逻辑设计概述及Vivado基础1.1逻辑设计概况1.2VerilogHDL语言基础1.2.1硬件描述语言概述1.2.2VerilogHDL语言要素和设计流程1.3PLD器件基础1.3.1可编程逻辑器件技术发展历程1.3.2FPGA和CPLD简介1.3.3XilinxFPGA介绍1.3.4FPGA选型应该考虑的问题1.4Vivado开发环境及设计流程1.4.1Vivado功能介绍1.4.2Vivado用户界面介绍和菜单操作1.4.3Vivado开发流程第2章布尔代数和VerilogHDL基础2.1布尔代数2.1.1三种基本逻辑门2.1.2四种常用逻辑门2.2布尔定律2.2.1单变量布尔定律2.2.2双变量和三变量的布尔定律2.3布尔代数化简2.3.1公式法化简2.3.2卡诺图化简2.4VerilogHDL语言基础2.4.1VerilogHDL模块及端口2.4.2VerilogHDL数据类型声明2.4.3VerilogHDL运算操作第3章组合逻辑电路设计基础3.1组合电路中的always块3.1.1基本语法格式3.1.2过程赋值3.1.3变量的数据类型3.1.4简单实例3.2条件语句3.2.1ifelse语句3.2.2case语句3.