Items related to Einordnung von SystemC in den Design-/Verifikationsablauf:...
Einordnung von SystemC in den Design-/Verifikationsablauf: SystemC Einführung am Beispiel eins E1-Framers und der Vergleich zu VHDL - Softcover
In der Hardwareentwicklung werden die Projekte immer komplexer und umfangreicher. Gerade die Entwicklung eines System-on-Chip kann mehrere Millionen Gatter umfassen. Hinzu kommt, dass bei einem solchen System eine Software geschrieben muss, die erst bei Fertigstellung der Hardware getestet und verifiziert werden kann. Um diesem Umstand entgegen zu wirken, versucht man die Hardwareumgebung auf einer höheren Abstraktionsebene festzulegen. In diesem Zuge wurde die Sprachbibliothek ¿SystemC¿ entwickelt. Diese ermöglicht auf Basis von C/C++ Hardware zu beschreiben. Hinzu kommt, dass mit Hilfe solcher Sprachmöglichkeiten ein System viel früher in seinen hierarchisch höheren Funktionen verifiziert werden kann, und so einen ¿Top ¿ Down¿ Entwurf ermöglichen soll.
"synopsis" may belong to another edition of this title.
About the Author:
Habe an der Fachhochschule Stralsund studiert und dort Ende August 2004 mein Diplom(FH) im Fach Informatik mit Vertiefungsrichtung "Technische Informatik" erlangt, wobei diese Arbeit entstanden ist. Anschließend habe dort weitere 4 Semester studiert und den Master of Science in diesem Fach erreicht.
"About this title" may belong to another edition of this title.
- PublisherVDM Verlag Dr. Müller
- Publication date2008
- ISBN 10 363910689X
- ISBN 13 9783639106893
- BindingPaperback
- Number of pages104
Buy New
Learn more about this copy
£ 43.20
Shipping:
£ 19.69
From Germany to U.S.A.
Top Search Results from the AbeBooks Marketplace
Seller Image
Einordnung von SystemC in den Design-/Verifikationsablauf
Published by
VDM Verlag Dr. Müller
(2008)
ISBN 10: 363910689X
ISBN 13: 9783639106893
New
Taschenbuch
Quantity: 2
Seller:
Rating
Book Description Taschenbuch. Condition: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware -In der Hardwareentwicklung werden die Projekte immerkomplexer und umfangreicher. Gerade die Entwicklungeines System-on-Chip kann mehrere Millionen Gatterumfassen. Hinzu kommt, dass bei einem solchen Systemeine Software geschrieben muss, die erst beiFertigstellung der Hardware getestet und verifiziertwerden kann. Um diesem Umstand entgegen zu wirken,versucht man die Hardwareumgebung auf einer höherenAbstraktionsebene festzulegen. In diesem Zuge wurdedie Sprachbibliothek SystemC entwickelt. Dieseermöglicht auf Basis von C/C++ Hardware zubeschreiben. Hinzu kommt, dass mit Hilfe solcherSprachmöglichkeiten ein System viel früher in seinenhierarchisch höheren Funktionen verifiziert werdenkann, und so einen Top Down Entwurf ermöglichensoll. 104 pp. Deutsch. Seller Inventory # 9783639106893
Buy New
£ 43.20
Convert currency
Seller Image
Einordnung von SystemC in den Design-/Verifikationsablauf : SystemC Einführung am Beispiel eins E1-Framers und der Vergleich zu VHDL
Published by
VDM Verlag Dr. Müller
(2008)
ISBN 10: 363910689X
ISBN 13: 9783639106893
New
Taschenbuch
Quantity: 2
Seller:
Rating
Book Description Taschenbuch. Condition: Neu. nach der Bestellung gedruckt Neuware - Printed after ordering - In der Hardwareentwicklung werden die Projekte immerkomplexer und umfangreicher. Gerade die Entwicklungeines System-on-Chip kann mehrere Millionen Gatterumfassen. Hinzu kommt, dass bei einem solchen Systemeine Software geschrieben muss, die erst beiFertigstellung der Hardware getestet und verifiziertwerden kann. Um diesem Umstand entgegen zu wirken,versucht man die Hardwareumgebung auf einer höherenAbstraktionsebene festzulegen. In diesem Zuge wurdedie Sprachbibliothek SystemC entwickelt. Dieseermöglicht auf Basis von C/C++ Hardware zubeschreiben. Hinzu kommt, dass mit Hilfe solcherSprachmöglichkeiten ein System viel früher in seinenhierarchisch höheren Funktionen verifiziert werdenkann, und so einen Top Down Entwurf ermöglichensoll. Seller Inventory # 9783639106893
Buy New
£ 43.20
Convert currency
Stock Image
Einordnung Von Systemc In Den Design-/Verifikationsablauf: Systemc Einführung Am Beispiel Eins E1-Framers Und Der Vergleich Zu Vhdl
Published by
Vdm Verlag Dr. Müller
(2008)
ISBN 10: 363910689X
ISBN 13: 9783639106893
New
Paperback
Quantity: 1
Seller:
Rating
Book Description Paperback. Condition: Brand New. 104 pages. German language. 8.66x5.91x0.24 inches. In Stock. Seller Inventory # zk363910689X
Buy New
£ 71.95
Convert currency
Seller Image
Einordnung von SystemC in den Design-/Verifikationsablauf
Published by
VDM Verlag Dr. Müller
(2008)
ISBN 10: 363910689X
ISBN 13: 9783639106893
New
Kartoniert / Broschiert
Quantity: > 20
Seller:
Rating
Book Description Kartoniert / Broschiert. Condition: New. Dieser Artikel ist ein Print on Demand Artikel und wird nach Ihrer Bestellung fuer Sie gedruckt. In der Hardwareentwicklung werden die Projekte immerkomplexer und umfangreicher. Gerade die Entwicklungeines System-on-Chip kann mehrere Millionen Gatterumfassen. Hinzu kommt, dass bei einem solchen Systemeine Software geschrieben mu. Seller Inventory # 4958033
Buy New
£ 43.20
Convert currency